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This thesis is concerned with the transistor-clamped H-bridge (TCHB) based 
cascaded multilevel inverter to produce an AC output voltage with low total harmonic 
distortion (THD). It is one of several distinct static power converter circuits that can 
produce three and more voltage levels. For example, when the adopted inverter is 
designed with three TCHB cells, a thirteen levels of output voltage is produced. 
This work also contributes to several of the issues regarding the multilevel 
inverter, mainly with low-switching frequency modulation. Two modulation methods 
for obtaining the optimum switching angles have been proposed. The first method is a 
selective harmonic elimination (SHE) modulation by means of an offline angle 
calculation using the Newton-Raphson method. The second method is closed-loop 
control also for low-switching frequency modulation using proportional-integral (PI) 
controller through online angle determination.  
The analytical results are validated using both simulation and experimental 
results. Simulations of the adopted inverter with a wide range of modulation indices for 
various load arrangements and reference frequencies are presented. The experimental 
and real implementation of SHE modulation and closed-loop operation for the adopted 
inverter using an Altera field-programmable gate array (FPGA) are presented. An in-
depth investigation of the modulation strategies and hardware implementation issues has 
been carried out. Results show that the adopted inverter operates correctly under all 
forms of modulation strategies. The relative merits of the SHE modulator and closed-
loop control operation are assessed based on output quality. Investigations of SHE 
modulation have revealed that the switching pattern can reduce the harmonics contents 
of the staircase output voltage. Meanwhile, the successful closed-loop control of the 





Tesis ini adalah berkenaan dengan transistor-diapit jejambat-H berdasarkan 
penyongsang bertingkat lata untuk menghasilkan voltan keluaran AU dengan jumlah 
herotan harmonik yang lebih rendah. Ia adalah salah satu daripada beberapa litar 
penukar kuasa statik yang berlainan yang boleh menghasilkan tiga dan lebih tingkat 
voltan. Sebagai contoh, apabila penyongsang yang digunakan direka dengan tiga sel 
transistor-diapit jejambat-H, tiga belas tingkat voltan keluaran akan dihasilkan.  
Kerja ini juga menyumbang kepada beberapa isu berkenaan penyongsang 
bertingkat, terutamanya dengan modulasi frekuensi pensuisan rendah. Dua kaedah 
modulasi untuk mendapatkan sudut-sudut pensuisan yang optimum telah dicadangkan. 
Kaedah pertama adalah modulasi penghapusan harmonik terpilih melalui pengiraan 
sudut luar-talian dengan menggunakan kaedah Newton-Raphson. Kaedah kedua adalah 
kawalan gelung tertutup juga untuk modulasi frekuensi pensuisan rendah menggunakan 
pengawal berkadaran-kamiran melalui penentuan sudut dalam talian. 
Keputusan analisis disahkan menggunakan kedua-dua simulasi dan keputusan 
eksperimen. Simulasi penyongsang yang digunakan dengan pelbagai indeks modulasi 
untuk pelbagai penyusunan beban dan frekuensi rujukan telah dibentangkan. Ujikaji dan 
pelaksanaan sebenar untuk modulasi penghapusan harmonik terpilih dan operasi gelung 
tertutup bagi penyongsang yang menggunakan Altera tatasusunan get boleh aturcara 
medan telah dibentangkan. Suatu penyiasatan yang mendalam untuk strategi modulasi 
dan isu-isu pelaksanaan perkakasan telah dijalankan. Keputusan menunjukkan bahawa 
penyongsang yang digunakan beroperasi dengan betul di bawah setiap bentuk strategi 
modulasi. Merit relatif modulator penghapusan harmonik terpilih dan operasi kawalan 
gelung tertutup adalah dinilai berdasarkan kualiti output. Penyiasatan bagi modulasi 
penghapusan harmonik terpilih telah mendedahkan bahawa corak pensuisan boleh 
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mengurangkan kandungan harmonik bagi voltan keluaran bertangga. Sementara itu, 
kejayaan kawalan gelung tertutup bagi penyongsang yang digunakan mampu 
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